中国申请 5nm 芯片直接蚀刻专利。弯道丢弃光刻机

赞这个“

中国申请 5nm 芯片直接蚀刻专利“​


关心啥时能商用
 
蚀刻机=/=光刻机
 
在芯片加工过程中,光刻机放样,刻蚀机施工,清洗机清洗。然后反复循环几十次,一般要500道左右的工序,芯片——也就是晶体管的集成电路才能完成。放样达不到精度,刻蚀机就失去用武之地了。
 
一块一块地刻,效率很低吧。
 

5nm 芯片直接蚀刻,笑话。

当年制作半导体收音机线路板的技术。
 
埃,真是愁人呐。搞得清楚技术吗?就来喷?
虽然百分之90以上的专利是垃圾(包括),但是胆敢申请专利起码要有理论上的可行性。
搞得清当前有多少种时刻技术吗?例如,知道什么是聚焦离子束可是吗?搞清楚了这个专利申请用的是哪一种蚀刻技术吗?知道限制蚀刻技术精度的因素是什么吗?
 
你还是呆在你的EDFA领域吧。
再愚昧再没商业价值的方法也可以申请专利,nobody cares。 就怕傻逼因此抛出一个弯道超车抛弃EUV光刻机的笑话。


你把我当成任正非了。
你才是真正的傻逼。
 
如果
你还是呆在你的EDFA领域吧。
再愚昧再没商业价值的方法也可以申请专利,nobody cares。 就怕傻逼因此抛出一个弯道超车抛弃EUV光刻机的笑话。
哈哈。貌似你是内行人。
清华的等离子体EUV和asml的EUV相比,缺点是没办法做成设备,优点是功率可以做的很大。(起码理论上)。
什么是蚀刻,什么是光刻?所谓光刻通常是通过曝光+蚀刻制作掩模版,然后作晶片蚀刻。因为光源功率的限制,你所说的”就像复印机“目前只有化学蚀刻。
如果哪一天,极大功率等离子体EUV做得出来,难道不可以做到大面积直接蚀刻吗?
你潜意识里把所有的直接蚀刻都假设为逐点扫描?
说到效率和成本,别忘了制作掩模版的成本和工时,别忘了需要极高对位精度的设备和工时成本。

感谢你对我呆在EDFA领域的忠告,我也送你一句话。技术领域说能比说不能容易的多。因为说能,你只需要现有的,你已知的的技术知识就够了。但是,说不能,需要你对至少其中一项关联技术的将来有确定的否定依据。今日不能,不代表明日不能。
例如,千里眼,顺风耳,千里之外杀人于无形这些神话,别说百年前,就是几十年前也没人会相信。
 
当然我不是光刻机领域的内行,但是学物理的最大优势是催牛逼。上知天文,下至地理,无所不知,无所不晓。见过肥猪走的本事无人能敌。
我想当然的认为芯片加工中使用掩模版,不是直接光刻胶曝光,蚀刻,然后就利用这层一次性的掩模版直接作芯片蚀刻。
我想,芯片工艺有多少道蚀刻工序,就有多少掩模版。
我还不知道这些掩模版的寿命(他们抗蚀刻的能力)?
 
后退
顶部